SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

智慧交錯技術問世 AC-DC電源效率再升級

2010 年 04 月 08 日

升壓驅動器搭配小電容設計 WLED背光音頻雜訊銳減

2015 年 07 月 12 日

高整合/低功耗應用處理器助威 穿戴式醫療裝置感測更精準

2015 年 07 月 25 日

INT8運算最佳化發功 嵌入視覺/深度學習效能大增

2018 年 06 月 04 日

自動駕駛要上路 測試/認證缺一不可

2019 年 11 月 14 日

頭戴式裝置過熱救星駕到 TCO電池保護更穩當

2022 年 10 月 27 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界