SoC設計難度提升 FPGA整合驗證挑戰加劇

2009 年 03 月 26 日
隨著各種設計工具及製程的進步,使單顆晶片的邏輯閘數目快速成長,進入系統單晶片(SoC)設計的時代。SoC設計降低了生產成本,提高了使用的完整性與便利性;不但在單一晶片內整合更多功能,也大幅提高設計的難度和複雜度。然而,高複雜度的電路設計,伴隨的是高度的設計失敗風險。因此在IC設計流程中,驗證階段的重要性與日俱增,驗證方式也隨著設計不同而逐漸改變。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

慎選電源拓撲 LED照明效能加分

2008 年 09 月 16 日

硬體模擬器加持 乙太網路SoC測試快又準

2016 年 01 月 28 日

內建4G通訊功能 獨立型穿戴裝置開創應用新局

2016 年 05 月 26 日

遵循三大基礎功夫 晶背FIB電路修補難度降

2019 年 05 月 12 日

穿戴式裝置出新招 智慧織物實現即時照護

2022 年 09 月 12 日

智慧助理導入新資安漏洞 AI提示注入攻擊釀車電隱患

2025 年 12 月 23 日
前一篇
商業模式待釐清 Femtocell普及指日可待
下一篇
晶心/新華電腦深耕學術教育界